登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

being23

写给未来的自己

 
 
 
 
 

日志

 
 
关于我

真正的坚定,就是找到力量去做自己喜欢的事情,并为之努力,这样才会觉得生活是幸福的。

Xilinx FFT v3_2  

2009-04-01 13:50:43|  分类: 准备工作 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

在数据流模式下可以,可以对输入信号进行变换。存在的问题就是输出波形的虚部幅度与实部的幅度在一个数量级上,这显然是不对的。

2009-4-8

今天在恒润的工程师的解释下终于明白是怎么回事了——硬件在处理过程中会产生延时,这样处理模块接收到的信号与实际信号就不再是一样的,延时会对信号的相位产生影响,这样的影响表现在实部和虚部上就是上面提到的。但是不管怎样,信号的复包络是不变的,因为只有相位产生了变化。

下面简单的说一下scale_sch端口是如何影响输入信号的幅度的,假设scale_sch端口置为63,在流水线结构下,就会分成3级流水线进行处理,每级两个基2蝶形。63用四进制表示就是333,表示每级对数据移动3位,这样经过3级流水线后,输出数据的幅度就变成了原来幅度的1/(2^9)=1/152。

  评论这张
 
阅读(528)| 评论(0)

历史上的今天

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2018